EPM7064AETC44-10N ALTERA CPLD 64MC 10NS 44TQFP Sirkuit Terpadu IC MAX 7000A Perangkat Logika yang Dapat Diprogram

EPM7064AETC44-10N ALTERA CPLD 64MC 10NS 44TQFP IC Sirkuit Terpadu

MAX 7000A Perangkat Logika yang Dapat Diprogram

Bagian terkait# EPM7032AE EPM7064AE EPM7128AE EPM7256AE EPM7512AE CPLD INTEL IC

Arsitektur MAX 7000A mencakup elemen-elemen berikut:

Logic array block (LAB) Macrocells Istilah produk expander (dapat dibagikan dan paralel)

Array interkoneksi yang dapat diprogram

Blok kontrol I/O Arsitektur MAX 7000A mencakup empat input khusus yang dapat digunakan sebagai input tujuan umum

atau sebagai sinyal kontrol global berkecepatan tinggi (clock, clear, dan dua sinyal output enable) untuk setiap macrocell dan pin I/O.

Fitur:

Perangkat logika terprogram (PLD) berbasis EEPROM 3.3-V berkinerja tinggi yang dibangun di atas arsitektur Multiple Array MatriX (MAX®) generasi kedua (lihat Tabel 1)

3.3-V dalam sistem programmability (ISP) melalui built-in IEEE Std.1149.1 Antarmuka Joint Test Action Group (JTAG) dengan kemampuan pin-locking tingkat lanjut – MAX 7000AE device in-system programmability (ISP) sirkuit sesuai dengan IEEE Std.1532 – Sirkuit ISP perangkat EPM7128A dan EPM7256A yang kompatibel dengan IEEE Std.1532

Sirkuit uji batas-scan (BST) bawaan yang sesuai dengan IEEE Std.1149.1

Mendukung JEDEC Jam Standard Test and Programming Language (STAPL) JESD-71

Fitur ISP yang ditingkatkan – Algoritme ISP yang disempurnakan untuk pemrograman yang lebih cepat (tidak termasuk perangkat EPM7128A dan EPM7256A) – ISP_Done bit untuk memastikan pemrograman yang lengkap (tidak termasuk perangkat EPM7128A dan EPM7256A) – Resistor pull-up pada pin I/O selama pemrograman dalam sistem

Pin-kompatibel dengan perangkat 5.0-V MAX 7000S yang populer PLD kepadatan tinggi mulai dari 600 hingga 10.000 gerbang yang dapat digunakan

Kisaran suhu yang diperpanjang

Penundaan logika pin-ke-pin 4,5-ns dengan frekuensi penghitung hingga 227,3 MHz

Antarmuka I/O MultiVoltTM memungkinkan inti perangkat berjalan pada 3,3 V, sedangkan pin I/O kompatibel dengan level logika 5.0-V, 3.3-V, dan 2.5-V

Jumlah pin mulai dari 44 hingga 256 dalam berbagai paket tipis quad flat (TQFP), plastik quad flat pack (PQFP), ball-grid array (BGA), FineLine BGATM yang menghemat ruang, dan pembawa chip J-lead plastik (PLCC) paket

Mendukung soket panas di perangkat MAX 7000AE

Struktur perutean kontinu array interkoneksi yang dapat diprogram (PIA) untuk kinerja yang cepat dan dapat diprediksi Kompatibel dengan PCI Arsitektur ramah-bus, termasuk kontrol laju perubahan tegangan yang dapat diprogram Opsi keluaran saluran terbuka

Register macrocell yang dapat diprogram dengan kontrol yang jelas, preset, jam, dan jam aktif

Status peningkatan daya yang dapat diprogram untuk register sel makro di perangkat MAX 7000AE Mode hemat daya yang dapat diprogram untuk pengurangan daya 50% atau lebih besar di setiap sel makro Distribusi jangka produk expander yang dapat dikonfigurasi, memungkinkan hingga 32 istilah produk per sel makro Bit keamanan yang dapat diprogram untuk perlindungan desain eksklusif 6 hingga 10 pin- atau output yang digerakkan oleh logika memungkinkan sinyal Dua sinyal clock global dengan inversi opsional Sumber daya interkoneksi yang ditingkatkan untuk meningkatkan routabilitas Waktu pengaturan input yang cepat disediakan oleh jalur khusus dari pin I/O ke register makrosel Kontrol laju perubahan tegangan keluaran yang dapat diprogram Pin ground yang dapat diprogram

Dukungan desain perangkat lunak dan tempat-dan-rute otomatis yang disediakan oleh sistem pengembangan Altera untuk PC berbasis Windows dan Sun SPARCstation, dan workstation HP 9000 Series 700/800 Entri desain tambahan dan dukungan simulasi disediakan oleh EDIF 2 0 0 dan 3 0 0 netlist file, perpustakaan modul parameter (LPM), Verilog HDL, VHDL, dan antarmuka lainnya ke alat EDA populer dari produsen seperti Cadence, Exemplar Logic, Mentor Graphics, OrCAD, Synopsys, Synplicity, dan VeriBest Dukungan pemrograman dengan Unit Pemrograman Master Altera (MPU), kabel komunikasi MasterBlasterTM serial/universal serial bus (USB), kabel unduh port paralel ByteBlasterMVTM, dan kabel unduh serial BitBlasterTM, serta perangkat keras pemrograman dari produsen pihak ketiga dan File STAPL JamTM (.jam), Jam Byte -Code File (.jbc), atau Serial Vector Format File- (.svf) mampu di-circuit tester.

Lembar Data Perangkat Logika yang Dapat Diprogram MAX 7000A:

Kemampuan Program dalam Sistem

Perangkat MAX 7000A dapat diprogram dalam sistem melalui IEEE Std 4-pin standar industri.1149.1 (JTAG) antarmuka.ISP menawarkan iterasi yang cepat dan efisien selama pengembangan desain dan siklus debugging.Arsitektur MAX 7000A secara internal menghasilkan tegangan pemrograman tinggi yang diperlukan untuk memprogram sel EEPROM, memungkinkan pemrograman dalam sistem hanya dengan satu catu daya 3,3-V.Selama pemrograman dalam sistem, pin I/O dinyatakan tiga dan ditarik dengan lemah untuk menghilangkan konflik papan.Nilai pull-up secara nominal 50 kΩ.Perangkat MAX 7000AE memiliki algoritma ISP yang disempurnakan untuk pemrograman yang lebih cepat.Perangkat ini juga menawarkan bit ISP_Done yang menyediakan operasi yang aman saat pemrograman dalam sistem terganggu.Bit ISP_Done ini, yang merupakan bit terakhir yang diprogram, mencegah semua pin I/O bergerak hingga bit diprogram.Fitur ini hanya tersedia di perangkat EPM7032AE, EPM7064AE, EPM7128AE, EPM7256AE, dan EPM7512AE.ISP menyederhanakan alur manufaktur dengan memungkinkan perangkat dipasang pada PCB dengan peralatan pick-and-place standar sebelum diprogram.Perangkat MAX 7000A dapat diprogram dengan mengunduh informasi melalui penguji di sirkuit, prosesor tertanam, kabel komunikasi serial/USB Altera MasterBlaster, kabel unduh port paralel ByteBlasterMV, dan kabel unduhan serial BitBlaster.Memprogram perangkat setelah ditempatkan di papan menghilangkan kerusakan timbal pada paket dengan jumlah pin tinggi (misalnya, paket QFP) karena penanganan perangkat.Perangkat MAX 7000A dapat diprogram ulang setelah sistem dikirim ke lapangan.Misalnya, peningkatan produk dapat dilakukan di lapangan melalui perangkat lunak atau modem.Pemrograman dalam sistem dapat dilakukan dengan algoritma adaptif atau konstan.Algoritme adaptif membaca informasi dari unit dan menyesuaikan langkah-langkah pemrograman berikutnya untuk mencapai waktu pemrograman tercepat untuk unit itu.Algoritma konstan menggunakan urutan pemrograman yang telah ditentukan (non-adaptif) yang tidak memanfaatkan peningkatan waktu pemrograman algoritma adaptif.Beberapa penguji di sirkuit tidak dapat memprogram menggunakan algoritme adaptif.Oleh karena itu, algoritma konstan harus digunakan.Perangkat MAX 7000AE dapat diprogram dengan algoritma adaptif atau konstan (non-adaptif).Perangkat EPM7128A dan EPM7256A hanya dapat diprogram dengan algoritma adaptif;pengguna yang memprogram kedua perangkat ini pada platform yang tidak dapat menggunakan algoritme adaptif harus menggunakan perangkat EPM7128AE dan EPM7256AE.Jam Standard Test and Programming Language (STAPL), standar JEDEC JESD 71, dapat digunakan untuk memprogram perangkat MAX 7000A dengan penguji incircuit, PC, atau prosesor tertanam.

Kontrol Kecepatan / Daya yang Dapat Diprogram

Perangkat MAX 7000A menawarkan mode hemat daya yang mendukung operasi daya rendah di seluruh jalur sinyal yang ditentukan pengguna atau seluruh perangkat.Fitur ini memungkinkan disipasi daya total dikurangi hingga 50% atau lebih karena sebagian besar aplikasi logika hanya memerlukan sebagian kecil dari semua gerbang untuk beroperasi pada frekuensi maksimum.Perancang dapat memprogram setiap sel makro individu dalam perangkat MAX 7000A untuk kecepatan tinggi (yaitu, dengan opsi Turbo BitTM diaktifkan) atau operasi daya rendah (yaitu, dengan opsi Bit Turbo dimatikan).Akibatnya, jalur kritis kecepatan dalam desain dapat berjalan dengan kecepatan tinggi, sedangkan jalur lainnya dapat beroperasi dengan daya yang lebih rendah.Makrosel yang berjalan pada daya rendah dikenakan penambah waktu tunda nominal (tLPA) untuk parameter tLAD, tLAC, tIC, tEN, tSEXP, tACL, dan tCPPW.

Klasifikasi Lingkungan & Ekspor

Spesifikasi: