W9725G6KB-25 DRAM IC Chip DDR2 SDRAM 256Mbit 16Mx16 1.8V 84-Pin WBGA

Deskripsi Produk

W9725G6KB-25 DRAM IC Chip DDR2 SDRAM 256Mbit 16Mx16 1.8V 84-Pin WBGA
 
Chip DRAM DDR2 SDRAM 256Mbit 16Mx16 1.8V 84-Pin WBGA
 
1. DESKRIPSI UMUM

W9725G6KB adalah 256M bit DDR2 SDRAM, disusun sebagai 4.194.304 kata 4 bank 16 bit.Perangkat ini mencapai kecepatan transfer kecepatan tinggi hingga 1066Mb/sec/pin (DDR2-1066) untuk aplikasi umum.W9725G6KB diurutkan ke dalam kelas kecepatan berikut: -18, -25, 25I dan -3.Suku cadang kelas -18 sesuai dengan spesifikasi DDR2-1066 (7-7-7).Suku cadang kelas -25 dan 25I sesuai dengan spesifikasi DDR2-800 (5-5-5) atau DDR2-800 (6-6-6) (komponen kelas industri 25I yang dijamin mendukung -40 °C TCASE 95C).Suku cadang kelas -3 sesuai dengan spesifikasi DDR2-667 (5-5-5).Semua input kontrol dan alamat disinkronkan dengan sepasang jam diferensial yang disediakan secara eksternal.Input dikunci pada titik silang jam diferensial (CLK naik dan CLK turun).Semua I/O disinkronkan dengan DQS ujung tunggal atau pasangan DQS-DQS diferensial dalam mode sinkron sumber.

2. FITUR Catu Daya: VDD, VDDQ = 1,8 V ± 0,1V Arsitektur Kecepatan Data Ganda: dua transfer data per siklus clock Latensi CAS: 3, 4, 5, 6 dan 7 Panjang Burst: 4 dan 8 Bi -directional, strobe data diferensial (DQS dan DQS ) ditransmisikan / diterima dengan data Edge-aligned dengan Read data dan center-aligned dengan Write data DLL menyelaraskan transisi DQ dan DQS dengan clock Input clock diferensial (CLK dan CLK) Masker data (DM) untuk menulis data Perintah yang dimasukkan pada setiap tepi CLK positif, data dan masker data direferensikan ke kedua tepi DQS Latensi aditif yang dapat diprogram CAS yang diposting didukung untuk membuat perintah dan efisiensi bus data Latensi Baca = Latensi Aditif plus CAS Latensi (RL = AL + CL) Penyesuaian impedansi Off-Chip-Driver (OCD) dan On-Die-Termination (ODT) untuk kualitas sinyal yang lebih baik Operasi pengisian otomatis untuk membaca dan menulis burst Mode Auto Refresh dan Self Refresh Daya Mati Terisi dan Daya Mati Aktif Tulis Data Mask Latensi Tulis = Baca Latency - 1 (WL = RL - 1) Antarmuka: SSTL_18 Dikemas dalam WBGA 84 Ball (8x12,5 mm2 ), menggunakan bahan bebas Timbal yang sesuai dengan RoHS.

Informasi Perangkat Terkait: